プロフィール

宮崎 広夢

ソニーセミコンダクタソリューションズ株式会社 第3研究部門

E-mail : Hiromu.Miyazaki (at) sony.com

E-mail : hiromu8811@gmail.com

職歴

ソニーセミコンダクタソリューションズ株式会社 第3研究部門 (2022/10 – )

ソニーグループ株式会社 R&Dセンター (2021/04 – 2022/09)

学歴

修士 (工学), 東京工業大学 情報理工学院 情報工学系 情報工学コース 2021年3月

学士 (工学), 東京工業大学 工学部 情報工学科 2019年 3月

所属学会

電子情報通信学会 (IEICE), 正員

研究領域

• コンピュータアーキテクチャ
• プロセッサシステム
• FPGA
• RISC-V

研究論文

ジャーナル

Hiromu MIYAZAKI, Takuto KANAMORI, Md Ashraful ISLAM, Kenji KISE, RVCoreP: An Optimized RISC-V Soft Processor of Five-Stage Pipelining, IEICE Transactions on Information and Systems, 2020, Volume E103.D, Issue 12, Pages 2494-2503, Released December 01, 2020, Online ISSN 1745-1361, Print ISSN 0916-8532.

国際会議

Hiromu Miyazaki, Junya Miura, and Kenji Kise. 2019. An Efficient Instruction Fetch Architecture for a RISC-V Soft Processor on an FPGA. In The 10th International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2019), June 6–7, 2019, Nagasaki, Japan.

研究会

宮崎 広夢, 三浦 順也, 吉瀬 謙二, “RISC-Vソフトプロセッサの効率的な命令フェッチアーキテクチャ”, 電子情報通信学会 技術研究報告, Vol. 119, No. 18, RECONF2019-1, pp. 1-6, 2019年5月.

三浦 順也, 宮崎 広夢, 吉瀬 謙二, “Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装”, 電子情報通信学会 技術研究報告, Vol. 119, No. 373, VLD2019-72, CPSY2019-70, RECONF2019-62, pp. 117-122, 2020年1月.

宮崎 広夢, 金森 拓斗, Md Ashraful Islam, 吉瀬 謙二, “5段パイプラインのRISC-Vソフトプロセッサの設計と実装”, 電子情報通信学会 技術研究報告, Vol. 119, No. 373, VLD2019-73, CPSY2019-71, RECONF2019-63, pp. 123-128, 2020年1月.

金森 拓斗, 宮崎 広夢, 吉瀬 謙二, “組み込みシステムに適したRISC-Vソフトプロセッサの設計と実装“, 情報処理学会 第54回組込みシステム研究発表会 研究報告, 2020-EMB-54-1, pp. 1-8, 2020年6月.

松井 克之心, 宮崎 広夢, 中野 和樹, 吉瀬 謙二, “Vitis AIを用いた物体検出アルゴリズムの実装と第2回AIエッジコンテスト入賞への道のり,” 電子情報通信学会 技術研究報告, Vol. 120, No. 168, RECONF2020-23, pp. 25-29, 2020年9月.

プレプリント

Junya Miura, Hiromu Miyazaki, Kenji Kise: A portable and Linux capable RISC-V computer system in Verilog HDL, arXiv:2002.03576 [cs.AR] (2020-02-10).

Hiromu Miyazaki, Takuto Kanamori, Md Ashraful Islam, Kenji Kise: RVCoreP : An optimized RISC-V soft processor of five-stage pipelining, arXiv:2002.03568 [cs.AR] (2020-02-10).

Md Ashraful Islam, Hiromu Miyazaki, and Kenji Kise: RVCoreP-32IM: An effective architecture to implement mul/div instructions for five stage RISC-V soft processors, arXiv:2010.16171 [cs.AR] (2020-10-30).

Takuto Kanamori, Hiromu Miyazaki, Kenji Kise: RVCoreP-32IC: A high-performance RISC-V soft processor with an efficient fetch unit supporting the compressed instructions, arXiv:2011.11246 [cs.AR] (2020-11-23).

学位論文

宮崎 広夢, “RISC-Vソフトプロセッサの命令フェッチアーキテクチャ”, 学士論文, 東京工業大学 工学部 情報工学科, 2019年 3月.

宮崎 広夢, “FPGA向けの最適化手法を用いた5段パイプラインのRISC-Vソフトプロセッサ”, 修士論文, 東京工業大学 情報理工学院 情報工学系 2021年3月.

研究プロジェクト

RVCore プロジェクト

RVCore プロジェクトは，FPGAに高度に最適化されたRISC-Vソフトプロセッサの研究開発プロジェクトです．

リンク : https://www.arch.cs.titech.ac.jp/wk/rvcore/doku.php

RVSoC プロジェクト

RVSoC プロジェクトは，Verilog HDLで記述しFPGAを対象としてRISC-Vコンピュータシステムの研究開発プロジェクトです．

リンク : https://www.arch.cs.titech.ac.jp/wk/rvsoc/doku.php

コンテスト

第2回AIエッジコンテスト（実装コンテスト①）

チーム ArchLab : 性能部門3位

ソースコードリンク : https://github.com/ArchLab-Edge-AI/AI_edge_contest

コンテストリンク : https://signate.jp/competitions/191